CTO da AMD fala sobre Chiplet: A era da co-selagem fotoelétrica está chegando

Os executivos da empresa de chips AMD disseram que os futuros processadores AMD podem ser equipados com aceleradores específicos de domínio, e até mesmo alguns aceleradores são criados por terceiros.

O vice-presidente sênior Sam Naffziger conversou com o diretor de tecnologia da AMD, Mark Papermaster, em um vídeo divulgado na quarta-feira, enfatizando a importância da padronização de pequenos chips.

“Aceleradores específicos de domínio são a melhor maneira de obter o melhor desempenho por dólar por watt.Portanto, é absolutamente necessário para o progresso.Você não pode se dar ao luxo de fabricar produtos específicos para cada área, então o que podemos fazer é ter um pequeno ecossistema de chips – essencialmente uma biblioteca”, explicou Naffziger.

Ele estava se referindo ao Universal Chiplet Interconnect Express (UCIe), um padrão aberto para comunicação Chiplet que existe desde sua criação no início de 2022. Ele também ganhou amplo apoio de grandes players da indústria, como AMD, Arm, Intel e Nvidia. como muitas outras marcas menores.

Desde o lançamento da primeira geração de processadores Ryzen e Epyc em 2017, a AMD tem estado na vanguarda da arquitetura de pequenos chips.Desde então, a biblioteca de pequenos chips da House of Zen cresceu para incluir vários chips de computação, E/S e gráficos, combinando-os e encapsulando-os em seus processadores de consumo e de data center.

Um exemplo dessa abordagem pode ser encontrado no APU Instinct MI300A da AMD, lançado em dezembro de 2023, embalado com 13 pequenos chips individuais (quatro chips de E/S, seis chips de GPU e três chips de CPU) e oito pilhas de memória HBM3.

Naffziger disse que, no futuro, padrões como o UCIe poderão permitir que pequenos chips construídos por terceiros cheguem aos pacotes da AMD.Ele mencionou a interconexão fotônica de silício – uma tecnologia que poderia aliviar gargalos de largura de banda – como tendo o potencial de trazer pequenos chips de terceiros para produtos AMD.

Naffziger acredita que sem interconexão de chips de baixo consumo de energia, a tecnologia não é viável.

“A razão pela qual você escolhe a conectividade óptica é porque você deseja uma largura de banda enorme”, explica ele.Portanto, você precisa de baixa energia por bit para conseguir isso, e um pequeno chip em um pacote é a maneira de obter a interface de energia mais baixa.”Ele acrescentou que acha que a mudança para a óptica de co-embalagem está “chegando”.

Para isso, diversas startups de fotônica de silício já estão lançando produtos que podem fazer exatamente isso.Ayar Labs, por exemplo, desenvolveu um chip fotônico compatível com UCIe que foi integrado a um protótipo de acelerador de análise gráfica que a Intel construiu no ano passado.

Ainda não se sabe se pequenos chips de terceiros (fotônicos ou outras tecnologias) chegarão aos produtos AMD.Como informamos anteriormente, a padronização é apenas um dos muitos desafios que precisam ser superados para permitir chips multichip heterogêneos.Pedimos à AMD mais informações sobre sua estratégia de chips pequenos e avisaremos se recebermos alguma resposta.

A AMD já forneceu seus pequenos chips para fabricantes rivais.O componente Kaby Lake-G da Intel, lançado em 2017, usa o núcleo de 8ª geração do Chipzilla junto com o RX Vega Gpus da AMD.A parte reapareceu recentemente na placa NAS de Topton.